1. 中斷的由來(lái)

?

1956年，ERA 1103A計(jì)算機(jī)系統(tǒng)引入了中斷（interrupt）機(jī)制。

?

ERA 1103A用于接收、處理風(fēng)洞試驗(yàn)數(shù)據(jù)，再將數(shù)據(jù)處理結(jié)果返回給風(fēng)洞，如此循環(huán)往復(fù)。但風(fēng)洞數(shù)據(jù)的準(zhǔn)備時(shí)間比較長(zhǎng)，ERA 1103A只能處于等待狀態(tài)，這段時(shí)間被白白的浪費(fèi)掉了。為了提高ERA 1103A的利用率，其引出了一條中斷線，在等待風(fēng)洞數(shù)據(jù)的這段時(shí)間運(yùn)行其他程序，當(dāng)風(fēng)洞數(shù)據(jù)到來(lái)的時(shí)通過(guò)中斷線告知ERA 1103A停止當(dāng)前工作去接收風(fēng)洞數(shù)據(jù)。

以上就是最初的中斷設(shè)計(jì)原型。

ERA 1103A計(jì)算機(jī)系統(tǒng)

2. 中斷分類

現(xiàn)代處理器的中斷概念變得越來(lái)越廣泛，已經(jīng)不僅僅局限于外部設(shè)備中斷。中斷存在的意義是CPU控制外部設(shè)備的同時(shí)，外部設(shè)備也可以高效的“控制CPU”。發(fā)展至今，這種設(shè)計(jì)思想擴(kuò)展到了外部硬件控制CPU、軟件控制CPU、CPU運(yùn)行管理等三個(gè)方面。因此，使用events事件來(lái)表示則更加的貼切實(shí)際，但在平時(shí)描述中，基本上仍然采用了中斷這個(gè)詞。

events的分類如下圖所示，主要包括中斷和異常，外部硬件控制CPU對(duì)應(yīng)hardware interupt，軟件控制CPU對(duì)應(yīng)software interrupt，CPU運(yùn)行管理則對(duì)應(yīng)exception。

2.1 hardware interrupt

硬件中斷是我們平時(shí)接觸的最多的一類event，比如鼠標(biāo)、鍵盤(pán)、網(wǎng)卡等等都可以產(chǎn)生硬件中斷。因?yàn)镃PU并不知道外部硬件設(shè)備何時(shí)產(chǎn)生硬件中斷請(qǐng)求，也不會(huì)提前獲知產(chǎn)生硬件中斷的前提，因此，硬件中斷屬于異步event。

CPU和外部IO設(shè)備通過(guò)一根或多根硬件連線進(jìn)行硬件中斷信號(hào)的傳遞。這種硬件連線可以在SoC內(nèi)部實(shí)現(xiàn)，也可以在外部PCB板上實(shí)現(xiàn)。

當(dāng)CPU內(nèi)部集成了中斷控制器IP之后，各個(gè)IO設(shè)備的中斷信號(hào)線可以在SoC內(nèi)部連接到中斷控制器。例如非常常見(jiàn)的ARM GIC，當(dāng)然，它不僅可以處理外部IO設(shè)備的硬件中斷，也可以處理CPU內(nèi)部之間硬件中斷。其內(nèi)部結(jié)構(gòu)如下圖所示：

內(nèi)部GIC

外部IO設(shè)備可以通過(guò)中斷控制芯片連接到CPU，該類芯片通常稱之為PIC。

此類中斷控制芯片中最具有代表性的應(yīng)該是Intel 8259,在微機(jī)原理課程中就能找到它的影子。

Intel 8259 PIC

它是為Intel 8085和Intel 8086微處理器設(shè)計(jì)的可編程中斷控制器(PIC)。8259將多個(gè)中斷輸入源組合成一個(gè)到主微處理器的單一中斷輸出，將系統(tǒng)中可用的中斷級(jí)別擴(kuò)展到處理器芯片上的一個(gè)或兩個(gè)級(jí)別之外。在如今高性能GIC中，仍然可見(jiàn)這種分層次、可擴(kuò)展的中斷架構(gòu)設(shè)計(jì)理念。

2.2 software interrupt

假設(shè)操作系統(tǒng)阻止非特權(quán)代碼直接訪問(wèn)系統(tǒng)資源，那么應(yīng)用程序如何訪問(wèn)這些受保護(hù)的資源呢？此時(shí)，軟件中斷就可以實(shí)現(xiàn)這一目的。當(dāng)一個(gè)應(yīng)用軟件終止或者它向操作系統(tǒng)請(qǐng)求一些服務(wù)時(shí)，軟件中斷就會(huì)發(fā)生。如果說(shuō)在軟件代碼中包含了系統(tǒng)調(diào)用，那么可以將software interrupt理解為同步事件。

當(dāng)CPU接收到一個(gè)軟件中斷信號(hào)時(shí)，它可能會(huì)暫時(shí)將控制切換到一個(gè)中斷處理程序程序，并且內(nèi)核中被中斷掛起的進(jìn)程(例如，一個(gè)程序的運(yùn)行實(shí)例)將在中斷被接受后恢復(fù)。

應(yīng)用程序基于系統(tǒng)調(diào)用完成應(yīng)用層和操作系統(tǒng)內(nèi)核之間的通信，實(shí)現(xiàn)對(duì)CPU的控制。

2.3 異常

CPU異常發(fā)生在各種錯(cuò)誤的情況下，例如當(dāng)訪問(wèn)無(wú)效的內(nèi)存地址或除零時(shí)，為了對(duì)它們作出反應(yīng)，產(chǎn)生了異常處理機(jī)制。不同架構(gòu)的處理器對(duì)異常類型的定義有所不同，但核心思想是CPU工作過(guò)程遇到了不被允許的錯(cuò)誤或者強(qiáng)制停止指令等，我們可以將異常做如下分類。

對(duì)于Faults異常，通常不影響軟件代碼的繼續(xù)運(yùn)行，此類異常主要包括：

• 除0操作
• 無(wú)效操作碼
• 設(shè)備不可用

對(duì)于Traps異常，比較常見(jiàn)的就是JTAG debug。當(dāng)CPU收到了debug指令后，會(huì)進(jìn)入到異常模式。此類異常主要包括：

• 斷點(diǎn)
• 溢出
• 調(diào)試指令

對(duì)于Abort異常，比較常見(jiàn)的就是取指異常，當(dāng)我們從RAM中沒(méi)有正確的獲取到待執(zhí)行指令時(shí)，CPU進(jìn)入到Abort異常。此類異常主要包括：

• 訪存錯(cuò)誤
• 總線錯(cuò)誤
• cache錯(cuò)誤